Autors:
Vērtējums:
Publicēts: 12.05.2003.
Valoda: Latviešu
Līmenis: Augstskolas
Literatūras saraksts: Nav
Atsauces: Nav
  • Konspekts 'Datoru arhitektūra', 1.
  • Konspekts 'Datoru arhitektūra', 2.
  • Konspekts 'Datoru arhitektūra', 3.
  • Konspekts 'Datoru arhitektūra', 4.
  • Konspekts 'Datoru arhitektūra', 5.
  • Konspekts 'Datoru arhitektūra', 6.
Darba fragmentsAizvērt

4. I8080 mikroprocesora ārējie vadības signāli un to funkcijas.
Apmaiņu datu maģistrālē nodrošina turpmāk norādītie signāli.
BHE/ ar zemu līmeni nosaka, ka datu apmaiņa notiks datu maģistrāles vecākajā baitā D15-D8. Ja ārējā iekārta pievienota šai datu maģistrāles daļai, BHE jāizmanto arī korpusa izvēles signālu CS formēšanai.
S0, S1, M/IO un COD/INTA nosaka maģistrāles cikla tipu. Iespējamie ciklu tipi doti 1.1. tabulā. Pie tam M/IO atdala atmiņas adrešu lauku no ārējo iekārtu adresēm, ar augstu līmeni nosakot griešanos pie atmiņas vai apturēšanas ciklu, bet ar zemu līmeni - apmaiņu ar ārējām iekārtām vai pārtraukuma vektora nolasīšanu. COD/INTA savukārt palīdz atšķirt komandas koda vai pārtraukuma vektora nolasīšanu no datu lasīšanas cikla maģistrālē.
LOCK/ aizliedz citai iekārtai sagrābt maģistrāli kārtējā un arī nākamajā maģistrāles ciklā. Signālu automātiski aktivizē vai nu prefikss LOCK komandā, vai arī procesora aparatūras līdzekļi gadījumos, kad vairāki maģistrāles cikli nedrīkst būt atdalīti cits no cita. Piemēram, apakšprogrammas tālā izsaukšana, kad vienlaikus jāmaina komandu skaitītāja un komandu segmenta reģistru saturs.
READY ar zemu līmeni atļauj neierobežoti pagarināt maģistrāles ciklu, un tā sinhronizēšanu ar sistēmas takts impulsiem parasti izpilda takts ģeneratora mikroshēma.
PEREQ ieeju izmanto koprocesors, ar to 286 procesoram pieprasot izpildīt operandu apmaiņu maģistrālē. Ar PEACK 286 procesors savukārt ziņo koprocesoram, ka pieprasītā datu apmaiņa notikusi.
Ar HOLD cita iekārta pieprasa, un ar HLDA mikroprocesors piešķir lokālo maģistrāli citai iekārtai, pārvedot adrešu, datu un iepriekš apskatīto vadības signālu izvadus trešajā -augstas impedances stāvoklī. Pie tam HOLD jāuztur augstā līmenī visā maģistrāles pieprasījuma laikā.
INTR un NMI ieejas nodrošina aparatūras pieprasīto ārējo pārtraukumu apkalpošanu. Ieeju INTR var nomaskēt ar attiecīgu bitu karodziņu reģistrā, bet ieeja NMI nav maskējama.
Ieeja INTR ir jutīga uz līmeni, un tajā augsts sprieguma līmenis jāpadod vismaz 2 taktis pirms kārtējās komandas beigām, lai nākamā komanda netiktu pildīta, bet tās vietā procesors nolasītu pārtraukuma vektoru. Vektora nolasīšanu procesors veic divos maģistrāles ciklos, tāpēc pareizas procesora darbības nodrošināšanai INTR jāuztur augsts līdz pirmā maģistrāles cikla beigām.
NMI ieeja ir jutīga uz fronti, un pareizai frontes detektēšanai tai jābūt zemai vismaz 4 taktis pirms un 4 taktis pēc frontes.
BUSY/ un ERROR/ signāli uzrāda pašreizējo koprocesora stāvokli. Aktīvs zems BUSY līmenis aptur 286 procesora darbu, ja tam jāpilda WAIT vai dažas ESC komandas, līdz tam brīdim, kamēr koprocesors ar augstu līmeni ziņos par gatavību turpināt darbu. Šī signāla laikā 286 procesors saglabā iespēju pieņemt un apstrādāt ārējos pārtraukumus.
Ar aktīvu zemu ERROR līmeni koprocesors savukārt ziņo 286 procesoram par īpašu situāciju komandas izpildes gaitā un nepieciešamību izpildīt koprocesora pārtraukuma apkalpošanas programmu.
Sistēmas takts impulsus CLK procesors dala ar 2, ģenerējot divas procesora takts fāzes. Impulsu fāzi ar ārējo takts impulsu ģeneratoru sinhronizē RESET fronte, tam mainoties no zema uz augstu līmeni.
RESET ar fronti no zema uz augstu līmeni atļauj jebkurā laikā inicializēt procesoru, pie tam augsts līmenis šajā ieejā jāuztur vismaz 16 sistēmas takts periodus. Procesors atsāk darbu, tikai saņemot fronti no augstā uz zemo līmeni, un pēc frontes apmēram 50 sistēmas takts periodus patērē iekšējo resursu reinicializācijai. Tikai pēc tam notiek pirmais komandas koda lasīšanas cikls maģistrālē.
Īpašam izvadam CAP jāpievieno 0,047 mF -20% kondensators ar noplūdes strāvu, kas mazāka par 1 mkA, kurš kalpo par ģeneratoru nobīdes spriegumam starp pamatni un shēmu. Kondensatora uzlādes laiks ir ap 5 ms, un pēc barošanas ieslēgšanas uz šo laiku jāuztur augsts RESET līmenis.

Autora komentārsAtvērt
Nosūtīt darbu e-pastā

Tavs vārds:

E-pasta adrese, uz kuru nosūtīt darba saiti:

Sveiks!
{Tavs vārds} iesaka Tev apskatīties interneta bibliotēkas Atlants.lv darbu par tēmu „Datoru arhitektūra”.

Saite uz darbu:
https://www.atlants.lv/w/807126

Sūtīt

E-pasts ir nosūtīts.